Diseño de un codificador y decodificador digital Reed-Solomon usando programación en VHDL
En este artículo se presenta un procedimiento práctico para el diseño de un codificador/decodificador Reed-Solomon a través de la descripción funcional usando lenguaje descriptor de hardware (VHDL) con la herramienta de programación Xilinx ISE 9.2i. Este trabajo propone un diseño que usa los benefic...
| Autores Principales: | Sandoval, C., Fedón, A. |
|---|---|
| Formato: | Artículo |
| Publicado: |
Universidad Nacional de Ingeniería
2008
|
| Materias: | |
| Acceso en línea: |
http://revistas.uni.edu.ni/index.php/Nexo http://revistas.uni.edu.ni/index.php/Nexo http://ribuni.uni.edu.ni/158/1/1211.pdf |
| Sumario: |
En este artículo se presenta un procedimiento práctico para el diseño de un codificador/decodificador Reed-Solomon a través de la descripción funcional usando lenguaje descriptor de hardware (VHDL) con la herramienta de programación Xilinx ISE 9.2i. Este trabajo propone un diseño que usa los beneficios que presenta la programación VHDL, su característica de modularidad, y la estrategia de seccionar el diseño en componentes menos complejos para facilitar el proceso. Además, se detalla la metodología del diseño del decodificador a través de procesamiento paralelo. Para la validación del comportamiento del codificador/decodificador, se realizaron simulaciones con el programa ModelSim XE 5.7c. |
|---|