A methodology for the synthesis to logical netlist of an ASIC

Proyecto de Graduación (Maestría en Ingeniería en Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería en Electrónica, 2017.

Autor Principal: Gurdián-Murillo, Mauricio
Otros Autores: Castro-Godínez, Jorge
Formato: Tesis de maestría
Idioma: Inglés
Publicado: Instituto Tecnológico de Costa Rica 2017
Materias:
Acceso en línea: http://hdl.handle.net/2238/7144
Sumario: Proyecto de Graduación (Maestría en Ingeniería en Electrónica) Instituto Tecnológico de Costa Rica, Escuela de Ingeniería en Electrónica, 2017.